对于ASIC而言，这意味着工作负载正变得越来越针对特定系统，而架构则日趋模块化和解耦化。

汽车、工业、航空航天、网络和AI应用，正共同推动对与周边系统深度融合的硅芯片需求。作为回应，ASIC不再只是针对特定应用，而是越来越针对特定系统，其设计围绕整个技术栈中的特定权衡进行了优化。

解耦实现了超专业化

这些新层次的复杂性和专业化，如果仅靠传统的单芯片设计，将难以甚至无法维持。随着芯片裸片（die）尺寸不断增大、复杂度持续提升，重新设计周期变得更长，成本也更难控制。此时，任何一个缺陷都可能导致整颗芯片失效，而对某一功能的更新，往往需要对整个设计进行返工。

为应对这一问题，与其将所有功能强行整合到单一Die上(会牺牲整体效率)，不如将ASIC/SoC解耦为多个尺寸更小的Die，每个Die针对特定功能进行优化，然后再进行集成。例如，在大语言模型（LLM）推理中，预填充（prefill）和解码（decode）阶段现在被放在不同的芯片上。其主要动机是将应用中计算密集的部分（预填充）与受内存带宽限制的部分（解码）分离开来。在金融科技等应用中，延迟是唯一关键指标，因此ASIC正被专门设计用于解决延迟问题。

在这一背景下，先进封装成为一种核心的架构赋能手段，正在改变芯片设计的经济模型。诸如，晶圆到晶圆（wafer-to-wafer）、晶圆到裸片（wafer-to-die）键合，以及2.5D集成等技术，使得单个裸片能够在PPA（性能、功耗、面积）、功耗与热特性、可靠性，以及上市时间等方面获得更优表现，同时也能支撑终端应用的整体优化。

解耦威力巨大，但绝非易事

在实践中，芯片解耦往往高度依赖于尖端封装技术，这些技术由晶圆代工厂和封装测试合作伙伴提供。同质与异质集成、微凸点（micro-bumps）、中介层（interposer），以及先进键合技术，这些技术并非在所有厂商和工艺中都普遍可获得，其兼容性也会因制程工艺、供应商和量产规模而异。弄清楚哪些技术组合在技术上可行、在制造上可落地，往往与芯片架构设计本身同等重要。

如今，验证、测试和确认必须覆盖多个Die，这些Die往往采用不同的工艺节点和技术。尽管单个Die可以针对效率进行高度优化，但在堆叠和紧密耦合后，会引入新的相互影响，这些问题必须从整体系统层面进行建模、验证并完成签核。

更小的Die有助于降低硅片良率风险，但集成良率、测试覆盖率和封装产能，反而成为决定成本和可扩展性的关键因素。在许多情况下，总拥有成本不再由芯片重新流片主导，而是由先进封装成本、测试复杂度，以及制造成熟度决定。

与此同时，用于多芯片系统的EDA工具和设计方法论仍在不断演进。以芯片为中心的线性设计流程，正在让位于覆盖架构、硅片、封装、供电和测试的协同设计（co-design）方法。因此，更多的风险被前移到设计链条的上游阶段。

尽管这些先进技术目前主要由AI应用所推动，但它们很快也将适用于其他领域，例如通信系统，甚至消费电子设备。

实现芯片解耦所需的关键因素

成功的解耦式ASIC很少仅仅依赖封装层面的选择。实际上，它们往往取决于多方面能力的结合，包括先进制程节点的设计经验、系统级规划能力，以及对成熟功能模块的获取能力。这三者的协同整合是构建高性能、可扩展专用芯片系统的关键基础。

大多数多芯片系统依赖于领先或接近领先的工艺节点，因此对更小制程工艺的深度掌握至关重要。但同样重要的是能够获得可在不同设计间复用的合格设计库和接口IP。如果缺乏这类库，每一款新的解耦式ASIC都可能沦为一次性的定制项目，难以规模化。

在成像等领域，这一点尤为明显。解耦式架构正在兴起，用以分离传感、模拟处理和数字计算功能。尽管这些系统中的部分组件演进迅速，但大量IP（接口、控制逻辑、数据通路）相对稳定。能够在不同代际之间复用并重新组合这些元素，正是模块化架构得以大规模落地的关键。

参考设计和测试芯片在验证这些设想中起着至关重要的作用。它们可以提供硅验证（silicon proof），暴露集成过程中的问题，并使团队能够在投入完整规模设计之前，及早评估不同的功能划分方案。随着面向多裸片验证和协同设计的EDA工具与方法学不断成熟，这一点变得愈发重要。

功耗、性能与热设计之间的权衡，也进一步增加了复杂性。尽管解耦可以通过混合不同工艺和技术实现更好的优化，但系统级功耗必须进行整体管理。判断某一工作负载更适合采用单片方案还是解耦方案，需要在架构、物理设计、封装和散热行为等多个层面进行细致权衡和探索。

测试与可测试性设计方面的考量同样更加突出。更小的Die有助于降低硅片良率风险，但在系统组装后，确保充分的测试覆盖和有效的故障隔离，则需要自上而下的策略，从一开始便将硬件限制和测试基础设施纳入设计考量。

简而言之，只有当芯片解耦被视为一种系统级设计方法，并建立在可复用IP、经过验证的库和有硅验证支撑的基础之上，而非每一代产品都从零开始的“清白纸”式设计，解耦才能真正发挥其优势。

不断演变的ASIC格局

许多公司在各自的核心领域仍然保持着深厚的专业能力，例如算法、系统设计或特定应用IP。然而，真正具备管理现代ASIC项目全部复杂性的能力的企业却并不多——这些复杂性涵盖先进制程节点、多芯片架构、封装方案选择、功耗优化、验证和测试等多个方面。

因此，ASIC开发正变得前所未有地依赖协作。企业不再追求掌握每一层技术，而是越来越专注于定义系统需求和差异化IP的打造，同时与在设计、集成和制造等领域拥有丰富经验的合作伙伴携手合作。

这并非对过往模式的颠覆，而更像是一种演进。设计服务公司和系统集成商长期以来就在ASIC开发中扮演重要角色。真正发生变化的是复杂的基本单元：从单芯片转向异构系统，从孤立的签核流程转向端到端的系统就绪。如今，模块化能力、积累的经验和生态体系的协同能力，决定了谁能够更快推进项目、实现可靠规模化，并在长期持续创新。